PCB布线评审前提条件：原理图文件，PCB文件，硬件详细设计文档。
评审Checklist：
1. 叠层：检查叠层结构和参数。叠层排布方式，对称性，介质损耗，内层介电常数一致性。
2. 阻抗：根据当前叠层条件，各层关键信号线宽线距是否满足阻抗要求。
3. 对外接口：检查差分走线的阻抗，总长度，差分对匹配长度，阻抗匹配器件和防护器件布局布线情况，单端信号连接器地PIN是否够用。
4. 模拟信号：模拟信号要伴地走线，并注意与高速数字信号的隔离。
5. 板内总线接口：检查走线拓扑结构，匹配电阻摆放位置（源端和终端匹配）、耦合电容摆放位置，走线总长度，信号线与时钟线长度匹配情况，总线内部并行走线间距是否满足3H原则。
6. 关键信号：检查高速时钟信号（总长度，匹配电阻，分支拓扑等长），复位信号，控制信号，中断信号，同步信号走线情况，返回路径连续性（跨分割，切换参考面）。
7.晶振：检查晶振电路布局布线情况，评估对周边走线影响。
8. 层间串扰：检查相邻信号层走线是否会引起串扰，必要时进行仿真分析。
9. 电源：平面分割情况，电源隔离情况（磁珠），过孔通流量，直流压降情况，关键模块去耦电容摆放情况。
10. 高速总线的时序评估：根据布线情况和芯片手册评估关键总线建立保持时间是否满足要求。
*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。
发布文章
